没救了kkk - 个人主页刷题动态

VL67	十六进制计数器	2024-10-28	答案正确	< 1ms	0K	Verilog	题解
VL66	超前进位加法器	2024-10-27	答案正确	< 1ms	0K	Verilog	题解
VL63	并串转换	2024-10-11	答案正确	< 1ms	0K	Verilog	题解
VL62	序列发生器	2024-10-11	答案正确	< 1ms	0K	Verilog	题解
VL60	使用握手信号实现跨时钟域数据传输	2024-10-11	答案正确	< 1ms	0K	Verilog	题解
VL59	根据RTL图编写Verilog程序	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL23	ROM的简单实现	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL22	根据状态转移图实现时序电路	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL19	使用3-8译码器①实现逻辑函数	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL18	实现3-8译码器①	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2024-10-10	答案正确	< 1ms	0K	Verilog	题解
VL16	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2024-10-09	答案正确	< 1ms	0K	Verilog	题解
VL15	优先编码器Ⅰ	2024-10-09	答案正确	< 1ms	0K	Verilog	题解
VL14	用优先编码器①实现键盘编码电路	2024-10-09	答案正确	< 1ms	0K	Verilog	题解
VL13	优先编码器电路①	2024-10-09	答案正确	< 1ms	0K	Verilog	题解
VL10	使用函数实现数据大小端转换	2024-10-08	答案正确	< 1ms	0K	Verilog	题解
VL9	使用子模块实现三输入数的大小比较	2024-10-08	答案正确	< 1ms	0K	Verilog	题解

创作者周榜

关注他的用户也关注了：