题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL62 |
序列发生器
|
2024-10-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-10-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2024-10-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-10-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL69 |
脉冲同步器(快到慢)
|
2024-10-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL77 |
编写乘法器求解算法表达式
|
2024-10-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2024-10-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2024-10-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL72 |
全加器
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
多功能数据处理器
|
2024-10-14
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: