本期考点 最近忙着毕业，文章写得粗糙，没有配合图，所以暂停更新这个计划，搞完毕设再更~ 上期答案 【009】数字IC笔面试常见题 //Synchronous module Sync_Pulse(     input           clka,     input           clkb,     input           rst_n,     input           pulse_ina,     output          pulse_outb,     output          signal_outb ); /...

本期考点 如下两幅图，分别编写Verilog代码描述其跨时钟域信号传输，均是快时钟域到慢时钟域。 上期答案 【008】数字IC笔面试常见题 关于二进制转格雷码，其法则是保留二进制码的最高位作为格雷码的最高位，而次高位格雷码为二进制码的高位与次高位相异或，而格雷码其余各位与次高位的求法相类似。 用RTL代码表示如下： function [ADDR_WIDTH-1:0] gray_conv; input [ADDR_WIDTH-1:0] in; begin   gray_conv = {in[ADDR_WIDTH-1],      ...

本期考点 异步FIFO的框图，组成部分； 格雷码与二进制怎么转换，代码； 上期答案 【007】数字IC笔面试常见题 STA即为静态时序分析，采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。 优点： 1.它不需要输入向量就能穷尽所有的路径； 2...

本期考点 STA是什么？它的优缺点是什么？ DFF的内部结构是什么样的？ 上期答案 【006】数字IC笔面试常见题 功耗的来源分为个部分，分别是动态功耗，直通功耗，以及静态功耗。表示为： 动态功耗是由充放电电容引起的，当电容通过管进行充电，它的电压从升至电源电压，这些能量是从电源获得的。能量在中被损耗掉一部分，剩余部分存放于负载电容。同理，在由高到低的翻转中这个电容会被放电，能量消耗在管中。 通过周期内对瞬时...

本期考点 静态功耗和动态功耗的组成；公式； 针对上述两种功耗，怎么进行低功耗设计； 上期答案 【005】数字IC笔面试常见题 latch由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持输出状态。DFF由时钟沿触发，同步控制。  latch容易产生毛刺（glitch），DFF则不易产生毛刺。 如果使用门电路来搭...

本期考点 数字电路中为什么大部分情况下避免使用latch？ 现在EDA工具这么高级，为什么还需要FPGA做验证？ 上期答案 【004】数字IC笔面试常见题 如图第一个方框内是异步复位和同步释放电路。有两个D触发器构成。第一级D触发器的输入时VCC，第二级触发器输出是可以异步复位，同步释放后的复位信号。 异步复位：显而易见，rst_async_n异步复位后，rst_sync_n将拉低，即实现异步复位。 同步释放：这个是关键，看如...

IC技术圈期刊内容涵盖FPGA、前端、验证、后端、自动化、模拟、求职、管理等IC技术领域，欢迎阅读，欢迎投稿。 AD9361的配置，代码，采样，脚本转换，软件使用 #FPGA #AD9361 #ZYNQ 本文详细描述了AD9361的配置，代码，采样，脚本转换，软件使用等等，帮助读者能够快速了解AD9361，在实际项目组了解，也提供了测试方法与测试技能，不可多得的学习好方法好实践，提升我们的动手能力。 ZYNQ 为什么你觉得FPGA难学？如何入门？ #FPGA #FPGA #学习经验分...

本期题目 异步复位同步释放怎么做；请画图和写代码解释； 奇数分频；偶数分频； 小数分频； 上期答案 【003】数字IC笔面试常见题 同步电路的意思就是来自同一个时钟，宽松的定义是来自同一个时钟源的不同时钟（分频）也可。当不是来自同一个时钟源时，只要周期有倍数关系并且相互之间的相位关系是固定的就可以算是同步电路。 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态引...

本期考点 同步电路与异步电路的含义； 亚稳态的含义；解决亚稳态的方法； 同步复位与异步复位的优缺点； 上期答案 【002】数字IC笔面试常见题 建立时间是指触发器的时钟信号上升沿到来之前，数据保持 AXI的特点在下面这篇文章中讲的比较清楚了； 常见的AXI总线仲裁器概述 Outstanding操作是指Master在前一个操作还没有完成的时候，发出下一个操作或下几个...

本期题目： AXI总线的特点是什么？分别解释下interleaved、out of order 以及outstanding； AXI3与AXI4的区别，AXI4是否全部支持上述三个特性； AHB与AHB-lite的区别，以及与AXI的主要区别。 上期答案 【001】数字IC笔面试常见题 建立时间是指触发器的时钟信号上升沿到来之前，数据保持稳定不变的时间；保持时间是指触发器的时钟信号上升沿到来之后，数据保持稳定不变的时间; jitter对两个时序都是有害的，正sk...

什么是建立时间？建立时间违例怎么解决？建立时间可能为负数吗？延迟和抖动对其分别有什么影响？ 什么是保持时间？保持时间违例怎么解决？保持时间可能为负数吗？为什么存在保持时间违例？延迟和抖动对其分别有什么影响？ 什么是传播延迟？传播延迟可能为负数吗？ 请举例说明上述情况~

XIP：eXecute In Place，即芯片内执行，指应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。所谓片内执行并不是说程序在存储器内执行，CPU的基本功能是取指、译码、执行，存储器访问，写回。Nor Flash能在芯片内执行，指的是CPU能够直接从Nor flash中取指令，供后面的译码器和执行器来使用。 NOR Flash和Nand Flash      上面2种flash是现在市场上两种主要的非易失闪存技术。NOR Flash 的特点是芯片内执行（XIP ，eXecute In Place），这样应用程序可以直接在Flash闪存内运行，不必...

本期文章目录 一个小型RISC-V开源处理器核介绍！ #SOC #FPGA #RISC-V 点击阅读 数字积木 为什么说模拟工程师无法被取代，需要什么必备技能？ #模拟工程师 #模拟IC 点击阅读 ZYNQ 寻找“芯”人才 | 希望大学像“灯塔”照亮自己也照亮别人 #芯片设计 #华为 #集成电路 点击阅读 ZYNQ P&R | 如何在实现全流程中考虑IR-Drop ...

1.概述 UART的全称是通用异步收发器（Universal Asynchronous Receiver/Transmitter），是实现设备之间低速数据通信的标准协议。常用在FPGA与PC等外设之间的通信传输，其中“异步”指不需要额外的时钟线进行数据的同步传输，它是一种串行总线接口，只需用两根线就可以完成数据的收发（一根用来接收数据，一根发送数据），两个设备在使用串口通信时，必须先约定一个数据传输速率，并且这两个设备各自的时钟频率必须与这个速率保持相近，某一方的时钟频率相差很大都会导致数据传输混乱，常用的标准通信波特率有9600bps、115200bps等。 2...