题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235523 |
十六进制计数器
|
2024-03-29
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2024-03-29
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2024-03-29
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2024-03-28
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2024-03-28
|
答案正确
| < 1ms | 0K | Verilog | |
235521 |
自动售卖机
|
2024-03-28
|
答案正确
| < 1ms | 0K | Verilog | |
235499 |
根据RTL图编写Verilog程序
|
2024-03-28
|
答案正确
| < 1ms | 0K | Verilog | |
234309 |
优先编码器Ⅰ
|
2024-03-19
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2024-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2024-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2024-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
234329 |
四选一多路器
|
2024-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2023-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2023-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2023-09-28
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: