avatar-decorate
获赞
1347
粉丝
169
关注
7
看过 TA
6624
四川大学
2024
IC验证工程师
IP属地:浙江
写bug笑嘻嘻,debug哭唧唧
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL49
脉冲同步电路
2023-08-25
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2023-08-21
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-08-15
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2023-08-02
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2023-08-02
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2023-08-02
答案正确
< 1ms
0K
Verilog
VL62
序列发生器
2023-08-01
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2023-08-01
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-07-31
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-07-31
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-07-31
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-07-31
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-07-31
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-07-31
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2023-07-31
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2023-07-30
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2023-07-30
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2023-07-30
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2023-07-30
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-07-30
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务