题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL37 |
时钟分频(偶数)
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL72 |
全加器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: