题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL37 |
时钟分频(偶数)
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
235505 |
串行进位加法器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
235511 |
并串转换
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2024-01-31
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: