题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL69 |
脉冲同步器(快到慢)
|
2024-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL69 |
脉冲同步器(快到慢)
|
2024-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2024-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2024-10-23
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL69 |
脉冲同步器(快到慢)
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL68 |
同步FIFO
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2024-10-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2024-10-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-10-20
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: