牛客826754495号 level
获赞
0
粉丝
0
关注
6
看过 TA
4
电子科技大学
2023
FPGA工程师
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL28
输入序列不连续的序列检测
2022-04-12
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-04-11
答案正确
< 1ms
0K
Verilog
VL66
超前进位加法器
2022-03-28
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2022-03-28
答案正确
< 1ms
0K
Verilog
VL68
同步FIFO
2022-03-28
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2022-03-27
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2022-03-27
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2022-03-27
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-03-24
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-03-24
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2022-03-24
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2022-03-24
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2022-03-24
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-03-24
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-03-24
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-03-24
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-03-24
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-03-24
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2022-03-23
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2022-03-23
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务