Xrzcc level
获赞
0
粉丝
5
关注
1
看过 TA
103
University of Glasgow
2022
数字IC前端设计
IP属地:湖南
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235511
并串转换
2023-11-02
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-07-31
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-07-31
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-07-28
答案正确
< 1ms
0K
Verilog
234348
使用子模块实现三输入数的大小比较
2023-07-28
答案正确
< 1ms
0K
Verilog
234347
使用generate…for语句简化代码
2023-07-28
答案正确
< 1ms
0K
Verilog
234345
多功能数据处理器
2023-07-27
答案正确
< 1ms
0K
Verilog
234331
奇偶校验
2023-07-27
答案正确
< 1ms
0K
Verilog
234331
奇偶校验
2023-07-27
答案正确
< 1ms
0K
Verilog
234330
异步复位的串联T触发器
2023-07-27
答案正确
< 1ms
0K
Verilog
234349
使用函数实现数据大小端转换
2023-07-27
答案正确
< 1ms
0K
Verilog
234346
求两个数的差值
2023-07-27
答案正确
< 1ms
0K
Verilog
234329
四选一多路器
2023-07-26
答案正确
< 1ms
0K
Verilog
VL20
256选1选择器
2023-07-26
答案正确
< 1ms
0K
Verilog
VL19
五到一选择器
2023-07-26
答案正确
< 1ms
0K
Verilog
VL18
多位信号xnor
2023-07-26
答案正确
< 1ms
0K
Verilog
VL17
三元操作符
2023-07-26
答案正确
< 1ms
0K
Verilog
VL16
信号反转输出
2023-07-26
答案正确
< 1ms
0K
Verilog
VL15
信号级联合并
2023-07-26
答案正确
< 1ms
0K
Verilog
VL15
信号级联合并
2023-07-26
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务