大家一起学习 学习伙伴，我会询问你的基本情况，按照情况给你分享IC学习资料（不限于电子资料，视频），大家互相监督互相帮助学习； 我还会督促大家每天学习打卡，可能有的小伙伴不明白打卡有什么价值，在我眼里这样能够很好地帮助大家梳理自身的学习情况，更好的安排自己的学习计划； 每1-2个月就会做IC大咖分享，会组织正在学习IC的同学一起在线上学习。 你也可以找我帮你看看简历，帮你做做职业规划，毕竟我从业时间比大家长一点，也帮助了很多小伙伴顺利的拿到高薪的IC名企offer，所以在求职经验方面肯定丰...

经过2022年的春招，大家也都拿到了自己理想的offer，IC修真院的同学们也愿意与大家分享自己的面试经验！ 岗位：Design Verification Engineer 面试人：鱼想rose 描述GPU的图形流水线 描述CPU和GPU的区别图形学：mvp矩阵变换，透视校正 体系结构：cache 工作过程、cache替换策略、两种写回的区别 英语提问为什么选择做这个？在学校专业不是专门学芯片的。怎么能胜任工作？能吃苦吗？工作遇到困难会怎么解决？ 岗位：ASIC Des...

你看这句话，它像不像一个饼？ 对大多数人来说，年薪百万，终归不会印证在自己身上。干饭人所能从事到的高薪行业无非就：互联网、金融、法律... 不过现在，芯片设计工程师似乎也能步入“谈论年薪百万”的岗位之列了！ 💁当前的就业薪资 近几年来，IC技术圈整体薪酬在不断攀升。以今年行情来看，可以说是·有史以来·IC设计岗应届薪资最高的一年！ 一个985/211硕士应届从事IC设计，目前是可以拿到30—40W年薪！ 一个电子科大的硕士，今年春招拿到的offer能有七八份之多，年薪均在30W+，其中三家公司（厦门星X，杭州联X，上海思X威）直...

有同学私信我想要了解微电子高校都有哪些？今天整理了一篇，供大家参考！ 🤔首先，跨考微电子，难度还是大的！ 如果有想去的城市，可以对照图片上列出的高校，或许有校友，以后研毕，人脉资源都在！ 目前而言，有9所示范性微电子高校，可以分为两个梯队∶ 第一梯队∶ 清华，复旦（整体实力最强，设计突出） 第二梯队∶ 北大工艺和器件最强！ 中科院方向多，微电子所，半导体所，计算所。 东南射频比较强，IC设计也强，有个ASIC国家工程技术研究中心！ 成电偏功率器件，西电方向比较多，整体就业很不错！ 👉微电子作为科技密集型产业，...

经过2022年的春招，大家也陆续拿到了自己理想的offer，IC修真院的同学们也愿意与大家分享自己的面试经验！ 面试时间：3.21 🤔海思一面 自我介绍 做过的项目是怎么实现的，其中有什么难点，如何解决？ 在同步逻辑中使用格雷码的优缺点。 二段状态机和三段状态机的区别，moore型和mealy型的区别。 单bit和多bit跨时钟域的方法。 异步fifo的原理以及为什么要采用格雷码？ 静态时序分析的时序路径。 低功耗设计方法。 ...

经过2022年的春招，大家也陆续拿到了自己理想的offer，IC修真院的同学们也愿意与大家分享自己的面试经验！ NV一面 自我介绍、家乡、为什么选择留上海等，都是英文问答，基本是对着简历了解了一下个人情况。 NV二面 三位面试官，每人半小时。 第一位面试官（大boss，很儒雅，很和善，全程英文面） 自我介绍 项目介绍 对DFT的基本理解等，这里我介绍了实验室项目，冗长且中式英文导致老板听困了（手动狗头），所以打断我问了项目的创新性是什么。 第二位面试官（中文） ...

一场面试自始自终都是道证明题，就是不断地证明自己适合这个岗位，能够胜任这个岗位。 因此在回答问题的时候，不管面试官问什么，都最大限度的围绕中心去做阐述。只要牢牢抓住“证明自己能够胜任“，就都算没跑题！ 好的，各位IC职场小伙伴们请听题： 01 请做下自我介绍吧 潜台词：虽然简历上都有写，但口头再说一次的才叫重点，一是看你的表达能力，二是看你对应聘的岗位了解得深不深，好歹给接下来的提问环节提供素材！ 审题要点：简历上面有的不需要全篇...

.什么是clock skew？如何计算的？ 在CTS中，由于时钟到每个寄存器的路径延迟不一样，造成信号到达 clock pin 的时间也不一样，寄存器也不会同时翻转。 Skew 的定义就是最长路径 延迟减去最短路径延迟的值。 什么是crosstalk? 为什么会产生crosstalk? 会带来什么后果？  Crosstalk就是串扰。 当两条或两条以上的net在物理上相隔较近时，他们之间会 因为耦合电容而产生相互之间的信号干扰。这种干扰在最终会带来两种结果： 改变delay或者产生glitch。 什么...

clock uncertainty主要包含哪些内容？你设置了多少？ 芯片功耗主要包含哪些内容？ 静态功耗，动态功耗 静态功耗的概念，如何降低？请列举一些你知道的方法 笔试题经常会有，建议背出来静态功耗（leakage）包含： 门栅感应漏极泄漏功耗 反偏二极管泄漏功耗 亚阈值泄漏功耗 门栅泄漏功耗 如何降低？ 换HVT 电压关断技术 减少decap_cell 动态功耗主要包含哪些部分，如何降低？请列举一些你知道的方法 笔试题经常会有，建议背出来动态功耗包含短路功耗和开关功耗如何降低，门控时钟多电源多电压技术...

恰逢“金三银四”求职季，正是职场跃迁的好时机，多一分实力就能多一分机遇！ #数字芯片设计# 等你来投，扫码即可获得更多IC大厂面试机会！ 薪资22-40k  13薪 🤔 需要的滴滴！数字IC后端岗哦！

今天是小长假结束的第一个工作日，来点干货吧！戳这里查收2022第一季度IC精华知识贴https://sourl.cn/k7duRQ

芯片为什么需要采用纵横交错的走线方式？ 有效利用布线资源。 CTS的目的是什么？怎么样是一个合格的clock tree？ 综合考虑，timing, latency, skew, clock面积，clock功耗，这些参数，得到一个合理的时钟树。 为什么时钟树需要平衡？不平衡的时钟树有什么缺点？ 不用回答得太复杂，应届生能回答出”balance的clock tree 对hold比较容 易满足已经可以” 面试官会继续问你，为什么hold比较容易满足？答不出的话就前功尽弃了。 为什么我们需要优先修复tran...

恰逢“金三银四”求职季，正是职场跃迁的好时机，多一分实力就能多一分机遇！  等你来投，扫码即可获得更多IC大厂面试机会！ 薪资15-30k  13薪 🤔 需要的滴滴！数字IC验证岗哦！

1、请简述：定宽数组，动态数组，关联数组，队列四种数据类型的各自特点。 解析： （1）定宽数组：其宽度在声明的时候就指定了，故其宽度在编译时就确定了。 （2）动态数组：可以在仿真时分配空间或者调整宽度，这样在仿真中就可以使用最小的存储量。在声明时，其下标为空[ ]，使用 new[ ]操作符来分配空间。 （3）关联数组：SystemVerilog 提供关联数组来保存稀疏矩阵的元素。一般用在对非常大的空间进行寻址，当对一个非常大的地址空间进行寻址时，SystemVerilog 只为实际写入的元素分配空间，这样可以节省空间。 （4）队列：结合了链表和数组的优点。可以在...