牛客451427338号 level
获赞
0
粉丝
1
关注
1
看过 TA
12
电子科技大学
2022
FPGA工程师
IP属地:四川
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL12
4bit超前进位加法器电路
2024-07-02
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2024-07-02
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2024-07-01
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2024-07-01
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2024-06-26
答案正确
< 1ms
0K
Verilog
VL7
求两个数的差值
2024-06-26
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2024-06-26
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-06-26
答案正确
< 1ms
0K
Verilog
VL4
移位运算与乘法
2024-06-26
答案正确
< 1ms
0K
Verilog
VL4
移位运算与乘法
2024-06-26
答案正确
< 1ms
0K
Verilog
VL3
奇偶校验
2024-06-25
答案正确
< 1ms
0K
Verilog
VL3
奇偶校验
2024-06-25
答案正确
< 1ms
0K
Verilog
VL3
奇偶校验
2024-06-24
答案正确
< 1ms
0K
Verilog
VL2
异步复位的串联T触发器
2024-06-24
答案正确
< 1ms
0K
Verilog
VL1
四选一多路器
2024-06-24
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-06-19
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-06-19
答案正确
< 1ms
0K
Verilog
VL2
异步复位的串联T触发器
2024-06-18
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2024-06-17
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务