嘻嘻哈哈123456 level
获赞
38
粉丝
2
关注
0
看过 TA
52
武汉理工大学
2024
数字IC前端设计
IP属地:湖北
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL46
同步FIFO
2023-05-06
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-04-21
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-04-21
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-04-20
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-04-20
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2023-04-20
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2023-04-20
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-04-20
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2023-04-20
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-04-20
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-04-20
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2023-04-19
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2023-04-19
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2023-04-19
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2023-04-19
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-04-17
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2023-04-17
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2023-04-17
答案正确
< 1ms
0K
Verilog
VL7
求两个数的差值
2023-04-17
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2023-04-17
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务