题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL49 |
脉冲同步电路
|
2023-04-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2023-03-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2023-03-21
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2023-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-03-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL57 |
交通灯
|
2023-03-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL57 |
交通灯
|
2023-03-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL57 |
交通灯
|
2023-03-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL57 |
交通灯
|
2023-03-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL57 |
交通灯
|
2023-03-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2023-03-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2023-03-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2023-03-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL42 |
无占空比要去的奇数分频
|
2023-03-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-03-15
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2023-03-14
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-03-14
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: