题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235493 |
异步复位同步释放
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
235523 |
十六进制计数器
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
235517 |
超前进位加法器
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
235517 |
超前进位加法器
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
235515 |
状态机与时钟分频
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
235513 |
时钟切换
|
2024-05-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2024-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL44 |
根据状态转移写状态机-二段式
|
2024-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL43 |
根据状态转移写状态机-三段式
|
2024-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2024-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL37 |
时钟分频(偶数)
|
2024-05-05
|
答案正确
| < 1ms | 0K | Verilog | |
234351 |
边沿检测
|
2024-05-04
|
答案正确
| < 1ms | 0K | Verilog | |
234316 |
根据状态转移图实现时序电路
|
2024-05-04
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-05-04
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2024-05-03
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2024-05-03
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-05-02
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-05-02
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-05-02
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: