牛客960651137号 level
获赞
2
粉丝
0
关注
5
看过 TA
31
香港城市大学
2022
电子工程师
IP属地:香港
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL64
时钟切换
2024-01-29
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2024-01-29
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2024-01-29
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-01-29
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-01-17
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-01-17
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-01-17
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-01-17
答案正确
< 1ms
0K
Verilog
VL62
序列发生器
2024-01-17
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-01-16
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2024-01-11
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-08-30
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-08-30
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-08-30
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-08-30
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-08-29
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-08-29
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-08-29
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-08-29
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2023-08-29
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务