fcjxf level
获赞
0
粉丝
0
关注
1
看过 TA
0
浙江大学
2024
soc前端设计
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-03-27
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2024-03-27
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2024-03-26
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2024-03-26
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2024-03-23
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2024-03-23
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2024-03-17
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2024-03-17
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2024-03-17
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2024-03-17
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2024-03-17
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2024-03-16
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2024-03-16
答案正确
< 1ms
0K
Verilog
VL7
求两个数的差值
2024-03-16
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2024-03-16
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2024-03-14
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-03-14
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-03-14
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-03-14
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-03-14
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务