益星 level
获赞
3
粉丝
3
关注
15
看过 TA
74
中国传媒大学
2023
集成电路IC设计
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL10
使用函数实现数据大小端转换
2023-08-21
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-08-21
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-08-21
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2023-08-21
答案正确
< 1ms
0K
Verilog
VL7
求两个数的差值
2023-08-21
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2023-08-21
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2023-08-21
答案正确
< 1ms
0K
Verilog
VL2
异步复位的串联T触发器
2023-08-20
答案正确
< 1ms
0K
Verilog
VL4
移位运算与乘法
2023-08-16
答案正确
< 1ms
0K
Verilog
VL4
移位运算与乘法
2023-08-16
答案正确
< 1ms
0K
Verilog
VL3
奇偶校验
2023-08-14
答案正确
< 1ms
0K
Verilog
VL2
异步复位的串联T触发器
2023-08-14
答案正确
< 1ms
0K
Verilog
VL1
四选一多路器
2023-08-14
答案正确
< 1ms
0K
Verilog
VL20
256选1选择器
2023-08-14
答案正确
< 1ms
0K
Verilog
VL19
五到一选择器
2023-08-14
答案正确
< 1ms
0K
Verilog
VL18
多位信号xnor
2023-08-14
答案正确
< 1ms
0K
Verilog
VL17
三元操作符
2023-08-14
答案正确
< 1ms
0K
Verilog
VL16
信号反转输出
2023-08-14
答案正确
< 1ms
0K
Verilog
VL16
信号反转输出
2023-08-14
答案正确
< 1ms
0K
Verilog
VL15
信号级联合并
2023-08-14
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务