活跃的大魔王希望被offer砸中 level
获赞
0
粉丝
0
关注
14
看过 TA
20
北京理工大学
2025
FPGA工程师
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL74
异步复位同步释放
2024-10-14
答案正确
< 1ms
0K
Verilog
VL71
乘法与位运算
2024-10-14
答案正确
< 1ms
0K
Verilog
VL70
序列检测器(Moore型)
2024-10-14
答案正确
< 1ms
0K
Verilog
VL69
脉冲同步器(快到慢)
2024-10-14
答案正确
< 1ms
0K
Verilog
VL68
同步FIFO
2024-10-14
答案正确
< 1ms
0K
Verilog
VL67
十六进制计数器
2024-10-14
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2024-10-14
答案正确
< 1ms
0K
Verilog
VL66
超前进位加法器
2024-10-14
答案正确
< 1ms
0K
Verilog
VL65
状态机与时钟分频
2024-10-13
答案正确
< 1ms
0K
Verilog
VL63
并串转换
2024-10-13
答案正确
< 1ms
0K
Verilog
VL62
序列发生器
2024-08-20
答案正确
< 1ms
0K
Verilog
VL62
序列发生器
2024-08-20
答案正确
< 1ms
0K
Verilog
VL61
自动售卖机
2024-08-19
答案正确
< 1ms
0K
Verilog
VL61
自动售卖机
2024-08-19
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-08-18
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-08-17
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-08-17
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-08-17
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2024-08-17
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2024-08-17
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务