将所投入的货币数目用最小单位（五毛钱）以寄存器cnt记录，由于测试用例最多出现3元，所以cnt的范围0~6，定义其大小[2:0]。 需注意 根据输出波形知道在输入货币的下一个时钟才会输出信号，而不是当前时钟。 每次找零后记得归零cnt。 `timescale 1ns/1ns module seller2( input wire clk , input wire rst , input wire d1 , input wire d2 , input wire sel , output reg out1, output reg out2, output reg out3...

将所投入的货币数目用最小单位（五毛钱）以寄存器Five_cnt记录，由于测试用例最多出现3元，所以Five_cnt的范围0~6，定义其大小[2:0]。 需注意 根据输出波形知道在输入货币的下一个时钟才会输出信号，而不是当前时钟。 完整代码： `timescale 1ns/1ns module seller1( input wire clk , input wire rst , input wire d1 , input wire d2 , input wire d3 , output reg out1, output reg [1:0]out2 ); //*******...

重复检测是一般FSM应该具备的能力，根据画好的状态转换图，coding case部分。 需要注意题目检测输出是在下一个时钟周期，而非当前时钟周期。 完整代码： `timescale 1ns/1ns module sequence_test2( input wire clk , input wire rst , input wire data , output reg flag ); //*************code***********// parameter IDLE=0, A=1, B=2, C=3, D=4; reg [2:0]CS,NS; a...

采用标准的三段式风格编写状态机FSM，由于含有初始状态IDLE，故一般需定义的状态数等于序列数+1。非重叠检测下，当输出flag=1时，令当前状态CS=IDLE，避免重复检测。 `timescale 1ns/1ns module sequence_test1( input wire clk , input wire rst , input wire data , output reg flag ); //*************code***********// parameter IDLE=0, A=1, B=2, C=3, D=4, E=5; reg[2:...

由于本题整数倍刚好是两倍，所以用一个存储器buff来保存上一个数据，在下个数据到来时，把两个数据拼起来一起给data_out。cnt计数周期为0-1。 完整代码 `timescale 1ns/1ns module width_8to16( input clk , input rst_n , input valid_in , input [7:0] data_in , output reg valid_out, output reg [15:0] data_out ); reg[7:0] ...

非整数倍的数据位宽转换 题型，第一，找最大倍数关系，比如24->128，则中间缓存大小为24*5=120，本题8->12，中间缓存大小为8。采用缓存buff保存data_in。第二，确定计数周期，在每次valid有效的时钟下，cnt自增1，当cnt=1,2时，data_out都会输出一次，那么计数周期就为0-2。第三，在每次输出时，使用拼接运算符拼接buff和data_in来输出data_out，并将未输出的data_in保存在缓存buff（在line34没有保存是因为此时data_in全部输出）。 完整代码 ````timescale 1ns/1ns module width_...