题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL77 |
编写乘法器求解算法表达式
|
2023-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2023-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL74 |
异步复位同步释放
|
2023-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2023-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL72 |
全加器
|
2023-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2023-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2023-11-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2023-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2023-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL69 |
脉冲同步器(快到慢)
|
2023-11-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-11-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2023-11-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-11-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-11-01
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: