题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
NP11 |
单词的长度
|
2023-08-03
|
答案正确
| 30ms | 4560K | Python 3 | |
NP10 |
牛牛最好的朋友们
|
2023-08-03
|
答案正确
| 27ms | 4620K | Python 3 | |
VL27 |
不重叠序列检测
|
2023-07-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-07-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-07-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-07-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2023-03-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2023-03-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2023-03-03
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: