不会写vlog的守门员 level
获赞
11
粉丝
0
关注
0
看过 TA
16
中北大学
2023
FPGA工程师
IP属地:山西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL14
用优先编码器①实现键盘编码电路
2022-08-01
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2022-08-01
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2022-08-01
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2022-08-01
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2022-07-29
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2022-07-29
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2022-07-27
答案正确
< 1ms
0K
Verilog
VL3
奇偶校验
2022-07-25
答案正确
< 1ms
0K
Verilog
VL2
异步复位的串联T触发器
2022-07-25
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2022-07-03
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2022-06-27
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2022-06-16
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2022-06-16
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2022-06-16
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2022-06-16
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-06-15
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2022-06-14
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2022-06-14
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2022-06-14
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2022-06-14
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务