Oranch level
获赞
7
粉丝
3
关注
1
看过 TA
54
门头沟学院
2025
数字IC前端设计
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL34
整数倍数据位宽转换8to16
2024-09-03
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-09-03
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-09-02
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2024-09-02
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-09-02
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2024-09-02
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2024-09-02
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2024-09-02
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-09-02
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-07-11
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2024-07-11
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2024-07-11
答案正确
< 1ms
0K
Verilog
VL12
4bit超前进位加法器电路
2024-07-11
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2024-07-11
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2024-07-11
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2024-07-11
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2024-07-11
答案正确
< 1ms
0K
Verilog
VL7
求两个数的差值
2024-07-11
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2024-03-15
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-03-03
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务