厂子哥 - 个人主页刷题动态

VL9	使用子模块实现三输入数的大小比较	2023-10-19	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2023-10-19	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2023-10-19	答案正确	< 1ms	0K	Verilog	题解
VL23	ROM的简单实现	2023-10-18	答案正确	< 1ms	0K	Verilog	题解
VL22	根据状态转移图实现时序电路	2023-10-18	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2023-10-17	答案正确	< 1ms	0K	Verilog	题解
VL20	数据选择器实现逻辑电路	2023-10-17	答案正确	< 1ms	0K	Verilog	题解
VL19	使用3-8译码器①实现逻辑函数	2023-10-17	答案正确	< 1ms	0K	Verilog	题解
VL18	实现3-8译码器①	2023-10-16	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2023-10-14	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2023-10-14	答案正确	< 1ms	0K	Verilog	题解
VL16	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2023-10-14	答案正确	< 1ms	0K	Verilog	题解
VL15	优先编码器Ⅰ	2023-10-14	答案正确	< 1ms	0K	Verilog	题解
VL14	用优先编码器①实现键盘编码电路	2023-10-13	答案正确	< 1ms	0K	Verilog	题解
VL14	用优先编码器①实现键盘编码电路	2023-10-13	答案正确	< 1ms	0K	Verilog	题解
VL13	优先编码器电路①	2023-10-13	答案正确	< 1ms	0K	Verilog	题解
VL13	优先编码器电路①	2023-10-13	答案正确	< 1ms	0K	Verilog	题解
VL11	4位数值比较器电路	2023-10-13	答案正确	< 1ms	0K	Verilog	题解
VL10	使用函数实现数据大小端转换	2023-10-13	答案正确	< 1ms	0K	Verilog	题解
VL9	使用子模块实现三输入数的大小比较	2023-10-12	答案正确	< 1ms	0K	Verilog	题解

关注他的用户也关注了：