题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
235505 |
串行进位加法器
|
2024-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
235507 |
全加器
|
2024-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
235497 |
序列发生器
|
2024-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
235527 |
序列检测器(Moore型)
|
2024-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
234350 |
ROM的简单实现
|
2024-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2024-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2024-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL50 |
简易秒表
|
2024-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
对信号按位操作
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
位运算与逻辑运算
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
多位信号
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
逻辑运算2
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
模拟逻辑芯片
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
逻辑运算
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
XOR 门
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2023-08-16
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: