根据下述逻辑，给出对应的module设计

输入描述:

a b c d

输出描述:

e f