题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL67 |
十六进制计数器
|
2023-10-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-10-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-10-04
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
多功能数据处理器
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL20 |
256选1选择器
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
信号顺序调整
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
位运算与逻辑运算
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
对信号按位操作
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
对信号按位操作
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
信号级联合并
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
信号反转输出
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL16 |
信号反转输出
|
2023-10-03
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: