牛客597723705号 - 个人主页刷题动态

VL59	根据RTL图编写Verilog程序	2024-01-18	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2024-01-18	答案正确	< 1ms	0K	Verilog	题解
VL23	ROM的简单实现	2024-01-17	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2024-01-17	答案正确	< 1ms	0K	Verilog	题解
VL18	实现3-8译码器①	2024-01-16	答案正确	< 1ms	0K	Verilog	题解
VL20	数据选择器实现逻辑电路	2024-01-16	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2024-01-15	答案正确	< 1ms	0K	Verilog	题解
VL19	使用3-8译码器①实现逻辑函数	2024-01-15	答案正确	< 1ms	0K	Verilog	题解
VL19	使用3-8译码器①实现逻辑函数	2024-01-15	答案正确	< 1ms	0K	Verilog	题解
VL16	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2024-01-10	答案正确	< 1ms	0K	Verilog	题解
VL15	优先编码器Ⅰ	2024-01-10	答案正确	< 1ms	0K	Verilog	题解
VL14	用优先编码器①实现键盘编码电路	2024-01-09	答案正确	< 1ms	0K	Verilog	题解
VL13	优先编码器电路①	2023-12-29	答案正确	< 1ms	0K	Verilog	题解
VL10	使用函数实现数据大小端转换	2023-12-27	答案正确	< 1ms	0K	Verilog	题解
VL10	使用函数实现数据大小端转换	2023-12-27	答案正确	< 1ms	0K	Verilog	题解
VL9	使用子模块实现三输入数的大小比较	2023-12-24	答案正确	< 1ms	0K	Verilog	题解
VL6	多功能数据处理器	2023-12-24	答案正确	< 1ms	0K	Verilog	题解
VL5	位拆分与运算	2023-12-24	答案正确	< 1ms	0K	Verilog	题解
VL3	奇偶校验	2023-12-23	答案正确	< 1ms	0K	Verilog	题解
VL2	异步复位的串联T触发器	2023-12-23	答案正确	< 1ms	0K	Verilog	题解

关注他的用户也关注了：