题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL33 |
非整数倍数据位宽转换8to12
|
2023-03-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL32 |
非整数倍数据位宽转换24to128
|
2023-03-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-03-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-03-13
|
答案正确
| < 1ms | 0K | Verilog | |
VL30 |
数据串转并电路
|
2023-03-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2023-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2023-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2023-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL21 |
根据状态转移表实现时序电路
|
2023-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2023-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2023-03-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2023-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2023-03-07
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: