HappyDanny level
获赞
1
粉丝
0
关注
0
看过 TA
7
门头沟学院
2025
数字IC前端设计
IP属地:江苏
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL59
根据RTL图编写Verilog程序
2024-04-08
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2024-04-08
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2024-04-07
答案正确
< 1ms
0K
Verilog
VL16
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2024-04-07
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2024-04-07
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2024-04-07
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2024-04-07
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2024-04-07
答案正确
< 1ms
0K
Verilog
VL7
求两个数的差值
2024-04-07
答案正确
< 1ms
0K
Verilog
VL6
多功能数据处理器
2024-04-07
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-04-07
答案正确
< 1ms
0K
Verilog
VL5
位拆分与运算
2024-04-07
答案正确
< 1ms
0K
Verilog
VL3
奇偶校验
2024-04-03
答案正确
< 1ms
0K
Verilog
VL2
异步复位的串联T触发器
2024-04-03
答案正确
< 1ms
0K
Verilog
VL1
四选一多路器
2024-04-03
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-09-14
答案正确
< 1ms
0K
Verilog
VL74
异步复位同步释放
2022-08-25
答案正确
< 1ms
0K
Verilog
VL64
时钟切换
2022-08-25
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-08-25
答案正确
< 1ms
0K
Verilog
VL59
根据RTL图编写Verilog程序
2022-08-25
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客企业服务