想回老家的小学生不愿再收感谢信 - 个人主页刷题动态

VL26	含有无关项的序列检测	2023-04-18	答案正确	< 1ms	0K	Verilog	题解
VL25	输入序列连续的序列检测	2023-04-18	答案正确	< 1ms	0K	Verilog	题解
VL23	ROM的简单实现	2023-04-17	答案正确	< 1ms	0K	Verilog	题解
VL22	根据状态转移图实现时序电路	2023-04-17	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2023-04-17	答案正确	< 1ms	0K	Verilog	题解
VL19	使用3-8译码器①实现逻辑函数	2023-04-17	答案正确	< 1ms	0K	Verilog	题解
VL18	实现3-8译码器①	2023-04-17	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2023-04-17	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2023-04-17	答案正确	< 1ms	0K	Verilog	题解
VL16	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2023-04-17	答案正确	< 1ms	0K	Verilog	题解
VL13	优先编码器电路①	2023-04-15	答案正确	< 1ms	0K	Verilog	题解
VL12	4bit超前进位加法器电路	2023-04-15	答案正确	< 1ms	0K	Verilog	题解
VL11	4位数值比较器电路	2023-04-15	答案正确	< 1ms	0K	Verilog	题解
VL11	4位数值比较器电路	2023-04-15	答案正确	< 1ms	0K	Verilog	题解
VL2	异步复位的串联T触发器	2023-04-15	答案正确	< 1ms	0K	Verilog	题解
VL1	四选一多路器	2023-04-15	答案正确	< 1ms	0K	Verilog	题解
VL10	使用函数实现数据大小端转换	2023-04-13	答案正确	< 1ms	0K	Verilog	题解
VL9	使用子模块实现三输入数的大小比较	2023-04-13	答案正确	< 1ms	0K	Verilog	题解
VL9	使用子模块实现三输入数的大小比较	2023-04-13	答案正确	< 1ms	0K	Verilog	题解
VL8	使用generate…for语句简化代码	2023-04-13	答案正确	< 1ms	0K	Verilog	题解

关注他的用户也关注了：