题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL54 |
RAM的简单实现
|
2023-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL45 |
异步FIFO
|
2023-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2023-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL46 |
同步FIFO
|
2023-09-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL41 |
任意小数分频
|
2023-09-01
|
答案正确
| < 1ms | 0K | Verilog | |
VL31 |
数据累加输出
|
2023-08-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2023-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2023-08-30
|
答案正确
| < 1ms | 0K | Verilog | |
VL66 |
超前进位加法器
|
2023-08-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2023-08-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-08-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2023-08-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2023-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2023-08-18
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: