牛客470616096号 - 个人主页刷题动态 - 牛客网

发布(1) 评论刷题

真题试卷 (6)

在线编程 (71)

VL72	全加器	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL71	乘法与位运算	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL70	序列检测器（Moore型）	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL67	十六进制计数器	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL65	状态机与时钟分频	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL64	时钟切换	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL63	并串转换	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL62	序列发生器	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL61	自动售卖机	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL59	根据RTL图编写Verilog程序	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL23	ROM的简单实现	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL22	根据状态转移图实现时序电路	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL20	数据选择器实现逻辑电路	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL19	使用3-8译码器①实现逻辑函数	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL18	实现3-8译码器①	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL17	用3-8译码器实现全减器	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL16	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2024-05-14	答案正确	< 1ms	0K	Verilog	题解
VL15	优先编码器Ⅰ	2024-05-14	答案正确	< 1ms	0K	Verilog	题解

关注他的用户也关注了：

牛客网
牛客企业服务