一面(时间45分钟):一阶段,老规矩,自我介绍+项目讲解,项目没太过深挖,顺带问了一些宏观上的问题,如何证明你的IP性能比别人好,如何评估好多少这种,可能因为是SoC团队,没那么对口。连讲带问就十多分钟。直接进入二阶段:1. 简要介绍AXI总线,写响应通道的作用是什么,详细介绍AXI总线的几个关键特性,具体应用场景有哪些,用过哪些,AXI3到AXI4有哪些改进,为什么要做这些改进,这些改进是如何影响AXI4 interconnect的设计的。2. 讲讲常见的时序和面积优化方法,工程中遇到过哪些trade off的例子,详细讲讲是如何做的,sdc指令都用过哪些,展开讲讲几个timing exception约束的具体应用场景。3. CDC做过没,有哪些常见方法,用过哪些,平时CDC怎么约的时序(脑子抽了又说大实话,平时确实都是直接false path的😭,不是很严谨,不过面试官也认可了,这么约对你们来说也正常😥)既然FPGA做的多,讲讲xdc指令有哪些,都怎么用。4. 详细介绍一下异步FIFO的内部结构是怎样的,口述一下设计思路,有没有手撕过。同频不同相的异步FIFO的最小深度(直接答错)属于是受教了。三阶段反问():团队架构,培养方案,工作内容,后续面试安排(讲得还挺详细)。本来想转岗的,聊了之后果断选择SoC团队感觉很不错。整体评价:八股,但不是简单的问八股,会结合实际项目,有些问题没遇到过,靠死记硬背很难答,深度很深,难度很大,但是面试官人很好,讲解很到位,整体面试体验极佳,直接给满分。二面(时间半小时):1. 项目介绍(15min)+ 每个项目问了一两个问题。2. 验证UVM做没做过?(没做过)3. DFT做没做过?(没做过)4. 低功耗做没做过?(只做过RTL级)5. formality做没做过?(没做过)6. 有哪些个人优势来SoC团队(我外向,我乐观,我寄了)6. 反问环节:随便问问整体评价:面试体验零分,灵魂四连问,一点设计问题没有,这真是来招数字前端设计的吗,太离谱了。目前状态:等待感谢信。