题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL63 |
并串转换
|
2023-02-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2023-02-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-02-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL29 |
信号发生器
|
2022-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL28 |
输入序列不连续的序列检测
|
2022-10-08
|
答案正确
| < 1ms | 0K | Verilog | |
VL27 |
不重叠序列检测
|
2022-10-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2022-10-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2022-10-07
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: