题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL46 |
同步FIFO
|
2024-09-07
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2024-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2024-03-10
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2024-03-09
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2024-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-03-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
XOR 门
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
NOR 门
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
与门
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
反相器
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
wire连线
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
VL1 |
输出1
|
2024-03-06
|
答案正确
| < 1ms | 0K | Verilog | |
234308 |
用优先编码器①实现键盘编码电路
|
2023-04-29
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2023-04-29
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2023-04-28
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2023-04-28
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2023-04-28
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: