题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL21 |
根据状态转移表实现时序电路
|
2024-10-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL22 |
根据状态转移图实现时序电路
|
2024-10-07
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2024-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2024-09-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2024-09-03
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-09-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-09-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-09-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-09-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-09-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-09-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-09-02
|
答案正确
| < 1ms | 0K | Verilog | |
VL18 |
实现3-8译码器①
|
2024-08-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-08-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-08-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-08-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-08-11
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2024-08-11
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: