吉良的平静生活 level
获赞
0
粉丝
0
关注
4
看过 TA
12
南京邮电大学
2023
FPGA工程师
IP属地:上海
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL46
同步FIFO
2022-08-23
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2022-08-23
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2022-08-23
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2022-08-13
答案正确
< 1ms
0K
Verilog
EP1
嵌入式牛牛宏大小
2022-08-11
答案正确
3ms
416K
C
VL23
ROM的简单实现
2022-07-25
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-07-25
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-07-25
答案正确
< 1ms
0K
Verilog
VL22
根据状态转移图实现时序电路
2022-07-25
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-07-14
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-07-14
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2022-07-14
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2022-07-12
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2022-07-12
答案正确
< 1ms
0K
Verilog
VL15
优先编码器Ⅰ
2022-07-12
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2022-07-08
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2022-07-06
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2022-07-06
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2022-07-06
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2022-07-06
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务