题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL76 |
任意奇数倍时钟分频
|
2022-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL74 |
异步复位同步释放
|
2022-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL73 |
串行进位加法器
|
2022-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL72 |
全加器
|
2022-07-27
|
答案正确
| < 1ms | 0K | Verilog | |
VL71 |
乘法与位运算
|
2022-07-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2022-07-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL66 |
超前进位加法器
|
2022-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL67 |
十六进制计数器
|
2022-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
VL65 |
状态机与时钟分频
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2022-07-19
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2022-07-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2022-07-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2022-07-18
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2022-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL56 |
流水线乘法器
|
2022-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2022-07-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL54 |
RAM的简单实现
|
2022-07-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL53 |
单端口RAM
|
2022-07-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL52 |
加减计数器
|
2022-07-16
|
答案正确
| < 1ms | 0K | Verilog | |
VL51 |
可置位计数器
|
2022-07-16
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: