题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
234316 |
根据状态转移图实现时序电路
|
2024-12-16
|
答案正确
| < 1ms | 0K | Verilog | |
234315 |
根据状态转移表实现时序电路
|
2024-12-14
|
答案正确
| < 1ms | 0K | Verilog | |
234311 |
实现3-8译码器①
|
2024-12-13
|
答案正确
| < 1ms | 0K | Verilog | |
234312 |
使用3-8译码器①实现逻辑函数
|
2024-12-12
|
答案正确
| < 1ms | 0K | Verilog | |
234314 |
数据选择器实现逻辑电路
|
2024-12-12
|
答案正确
| < 1ms | 0K | Verilog | |
234307 |
优先编码器电路①
|
2024-12-11
|
答案正确
| < 1ms | 0K | Verilog | |
234306 |
4bit超前进位加法器电路
|
2024-12-09
|
答案正确
| < 1ms | 0K | Verilog | |
234305 |
4位数值比较器电路
|
2024-12-07
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-12-07
|
答案正确
| < 1ms | 0K | Verilog | |
234349 |
使用函数实现数据大小端转换
|
2024-12-07
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-12-07
|
答案正确
| < 1ms | 0K | Verilog | |
234348 |
使用子模块实现三输入数的大小比较
|
2024-12-07
|
答案正确
| < 1ms | 0K | Verilog | |
234347 |
使用generate…for语句简化代码
|
2024-12-06
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-12-06
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-12-06
|
答案正确
| < 1ms | 0K | Verilog | |
234346 |
求两个数的差值
|
2024-12-06
|
答案正确
| < 1ms | 0K | Verilog | |
234345 |
多功能数据处理器
|
2024-12-06
|
答案正确
| < 1ms | 0K | Verilog | |
234333 |
位拆分与运算
|
2024-12-06
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-12-04
|
答案正确
| < 1ms | 0K | Verilog | |
234332 |
移位运算与乘法
|
2024-12-04
|
答案正确
| < 1ms | 0K | Verilog |
创作者周榜
更多
关注他的用户也关注了: