Simple11 level
获赞
2
粉丝
1
关注
0
看过 TA
41
北京邮电大学
2024
数字IC前端设计
IP属地:北京
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL59
根据RTL图编写Verilog程序
2023-03-26
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2023-01-28
答案正确
< 1ms
0K
Verilog
VL11
4位数值比较器电路
2023-01-28
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-01-28
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2023-01-28
答案正确
< 1ms
0K
Verilog
VL8
使用generate…for语句简化代码
2023-01-28
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-01-28
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务