题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL16 |
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
|
2022-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL15 |
优先编码器Ⅰ
|
2022-09-25
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL13 |
优先编码器电路①
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL14 |
用优先编码器①实现键盘编码电路
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
多功能数据处理器
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2022-09-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL3 |
奇偶校验
|
2022-09-17
|
答案正确
| < 1ms | 0K | Verilog | |
VL2 |
异步复位的串联T触发器
|
2022-09-17
|
答案正确
| < 1ms | 0K | Verilog |
关注他的用户也关注了: