题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
NC33 |
合并两个排序的链表
|
2024-08-18
|
答案正确
| 2ms | 572K | C++ | |
VL71 |
乘法与位运算
|
2024-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL70 |
序列检测器(Moore型)
|
2024-07-31
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL26 |
含有无关项的序列检测
|
2024-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL25 |
输入序列连续的序列检测
|
2024-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL6 |
多功能数据处理器
|
2024-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL5 |
位拆分与运算
|
2024-07-10
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL4 |
移位运算与乘法
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL12 |
4bit超前进位加法器电路
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL11 |
4位数值比较器电路
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL10 |
使用函数实现数据大小端转换
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL9 |
使用子模块实现三输入数的大小比较
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL8 |
使用generate…for语句简化代码
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2024-07-09
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2024-07-05
|
答案正确
| < 1ms | 0K | Verilog | |
VL76 |
任意奇数倍时钟分频
|
2024-07-05
|
答案正确
| < 1ms | 0K | Verilog | |
NC30 |
缺失的第一个正整数
|
2024-07-04
|
答案正确
| 25ms | 3268K | C++ |
关注他的用户也关注了: