胆小的烤冷面在刷题 level
获赞
14
粉丝
2
关注
1
看过 TA
228
门头沟学院
2024
企业文化
IP属地:广东
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL65
状态机与时钟分频
2023-11-19
答案正确
< 1ms
0K
Verilog
VL76
任意奇数倍时钟分频
2023-11-19
答案正确
< 1ms
0K
Verilog
VL48
多bit MUX同步器
2023-11-19
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2023-11-15
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-08-11
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-08-11
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2023-08-11
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-08-08
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2023-08-08
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-08-07
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-08-07
答案正确
< 1ms
0K
Verilog
VL69
脉冲同步器(快到慢)
2023-07-29
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-07-22
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-07-22
答案正确
< 1ms
0K
Verilog
VL14
用优先编码器①实现键盘编码电路
2023-07-16
答案正确
< 1ms
0K
Verilog
VL13
优先编码器电路①
2023-07-16
答案正确
< 1ms
0K
Verilog
VL21
根据状态转移表实现时序电路
2023-07-15
答案正确
< 1ms
0K
Verilog
VL24
边沿检测
2023-07-15
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2023-07-15
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2023-07-15
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务