题号 | 题目 | 提交时间 | 状态 | 运行时间 | 占用内存 | 使用语言 | 题解 |
---|
VL65 |
状态机与时钟分频
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL64 |
时钟切换
|
2023-07-29
|
答案正确
| < 1ms | 0K | Verilog | |
VL63 |
并串转换
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL62 |
序列发生器
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL60 |
使用握手信号实现跨时钟域数据传输
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL59 |
根据RTL图编写Verilog程序
|
2023-07-28
|
答案正确
| < 1ms | 0K | Verilog | |
VL55 |
Johnson Counter
|
2023-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL39 |
自动贩售机2
|
2023-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL24 |
边沿检测
|
2023-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL23 |
ROM的简单实现
|
2023-07-26
|
答案正确
| < 1ms | 0K | Verilog | |
VL38 |
自动贩售机1
|
2023-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL36 |
状态机-重叠序列检测
|
2023-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL35 |
状态机-非重叠的序列检测
|
2023-07-24
|
答案正确
| < 1ms | 0K | Verilog | |
VL7 |
求两个数的差值
|
2023-07-20
|
答案正确
| < 1ms | 0K | Verilog | |
NP9 |
十六进制数字的大小
|
2023-07-14
|
答案正确
| 40ms | 4500K | Python 3 | |
NP8 |
为整数增加小数点
|
2023-07-14
|
答案正确
| 30ms | 4556K | Python 3 | |
NP7 |
小数化整数
|
2023-07-14
|
答案正确
| 36ms | 4592K | Python 3 | |
NP6 |
牛牛的小数输出
|
2023-07-14
|
答案正确
| 33ms | 4508K | Python 3 | |
NP5 |
格式化输出(一)
|
2023-07-14
|
答案正确
| 43ms | 4480K | Python 3 |
关注他的用户也关注了: