热情的华夫饼是我的神 - 个人主页刷题动态

VL59	根据RTL图编写Verilog程序	2022-11-07	答案正确	< 1ms	0K	Verilog	题解
VL28	输入序列不连续的序列检测	2022-11-02	答案正确	< 1ms	0K	Verilog	题解
VL27	不重叠序列检测	2022-10-31	答案正确	< 1ms	0K	Verilog	题解
VL20	数据选择器实现逻辑电路	2022-10-31	答案正确	< 1ms	0K	Verilog	题解
VL24	边沿检测	2022-10-11	答案正确	< 1ms	0K	Verilog	题解
VL23	ROM的简单实现	2022-10-11	答案正确	< 1ms	0K	Verilog	题解
VL23	ROM的简单实现	2022-10-11	答案正确	< 1ms	0K	Verilog	题解
VL22	根据状态转移图实现时序电路	2022-10-10	答案正确	< 1ms	0K	Verilog	题解
VL21	根据状态转移表实现时序电路	2022-10-10	答案正确	< 1ms	0K	Verilog	题解
VL16	使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器	2022-10-09	答案正确	< 1ms	0K	Verilog	题解
VL15	优先编码器Ⅰ	2022-10-09	答案正确	< 1ms	0K	Verilog	题解
VL14	用优先编码器①实现键盘编码电路	2022-10-07	答案正确	< 1ms	0K	Verilog	题解
VL13	优先编码器电路①	2022-10-07	答案正确	< 1ms	0K	Verilog	题解
VL12	4bit超前进位加法器电路	2022-10-07	答案正确	< 1ms	0K	Verilog	题解
VL12	4bit超前进位加法器电路	2022-10-07	答案正确	< 1ms	0K	Verilog	题解
VL11	4位数值比较器电路	2022-10-06	答案正确	< 1ms	0K	Verilog	题解
VL10	使用函数实现数据大小端转换	2022-10-06	答案正确	< 1ms	0K	Verilog	题解
VL10	使用函数实现数据大小端转换	2022-10-06	答案正确	< 1ms	0K	Verilog	题解
VL9	使用子模块实现三输入数的大小比较	2022-10-06	答案正确	< 1ms	0K	Verilog	题解
VL8	使用generate…for语句简化代码	2022-10-05	答案正确	< 1ms	0K	Verilog	题解

关注他的用户也关注了：