zzysparrow level
获赞
1
粉丝
2
关注
6
看过 TA
3
杭州电子科技大学
2020
IP属地:浙江
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
NP6
条件比较
2022-07-21
答案正确
11ms
2948K
Python
NP6
条件比较
2022-07-21
答案正确
11ms
2948K
Python
VL60
使用握手信号实现跨时钟域数据传输
2022-07-20
答案正确
< 1ms
0K
Verilog
VL60
使用握手信号实现跨时钟域数据传输
2022-07-20
答案正确
< 1ms
0K
Verilog
VL23
ROM的简单实现
2022-07-20
答案正确
< 1ms
0K
Verilog
VL74
异步复位同步释放
2022-07-20
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2022-07-18
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2022-07-18
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2022-07-16
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2022-07-16
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-07-16
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2022-07-16
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-16
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2022-07-16
答案正确
< 1ms
0K
Verilog
VL1
四选一多路器
2022-07-16
答案正确
< 1ms
0K
Verilog
VL29
信号发生器
2022-07-16
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-07-16
答案正确
< 1ms
0K
Verilog
VL27
不重叠序列检测
2022-07-16
答案正确
< 1ms
0K
Verilog
VL10
使用函数实现数据大小端转换
2022-07-15
答案正确
< 1ms
0K
Verilog
VL9
使用子模块实现三输入数的大小比较
2022-07-15
答案正确
< 1ms
0K
Verilog
关注他的用户也关注了:
牛客网
牛客企业服务