笔试,主要是高速电路设计,信号完整性方面的题目,然后技术面,2对1,大概25分钟,有英语。笔试题目:解决串扰问题(3W规则)。电磁干扰EMC。OC门要加上拉电阻原因。振铃的考察。Watchdog的原理。LVDS电平的特点以及优势(大题)。IIC总线的verilog实现并画出时钟的对应波形(告诉从设备地址,寄存器地址,写入数据)那么顺序是:起始位—从设备地址—ACK位—寄存器地址—ACK位—写入数据—ACK位—停止位。给一个CPU和几片存储器让画出连接图(大题)。DC/DC噪声产生的原因,MOS管反接肖特基二极管的作用(大题)。最后HR面,英语聊天十分钟,但也有做自我介绍,项目之类的,因人而异。