拓源量严重不够，有没有做FPGA的大佬！

希望能给一些修改意见，本人目前大三，想出去找实习(感觉实习经历丰富一些的话可以补一下学历差距） #fpga# #简历拷打#

岗位：深圳FPGA进展：7.06投 8.20约面 8.23面试 0824测评  0829约二面 0901二面 0905二面挂全程25分钟左右，流程如下：（1）自我介绍（2）挑一个最熟悉的项目进行介绍，介绍过程中拷打项目细节本人简历写了三个项目，就拷打了第一个项目，包括数据流向、数据带宽、RAM深度和位宽、资源占用情况，项目中遇到了哪些问题、项目还有哪些可以优化的点，有没有做过时序方面的工作，板子自己画的还是开发板。之前看面经听说会穿插八股，但我这一个也没问。（3）反问：工作内容、工作时间（8.30~9.0，6.0~6.30）、加班情况（按项目需求）；总体评价：项目细节拷打很细，基本都答出来。不...

有没有DSP、FPGA相关的开源项目推荐滴，想包装下简历。 #简历中的项目经历要怎么写#

45min左右？同芯的面试偏向于实战，会问一些实际遇到的问题。 问了下设计相关的项目以及risc-v。 cdc相关的一些基础知识，cdc解决了什么电路问题，asic/fpga中什么时候会遇到cdc问题。验证人员一般什么时候会遇到cdc问题但检查不出来？我回答是前仿有时候可能遇不到cdc问题，因为没skew，时钟树生成或者dc的rc model生成一个netlist做后仿的时候可能才会遇到cdc问题。 axi4相关的一些八股。 毛刺产生的原因，验证人员什么时候会遇到毛刺，怎么解决。 uvm各个组件的作用，以及如何进行通信。uvm_test和uvm env区别之类的，具体问题忘了。 最后主管介绍了...