#

FPGA

#
216611次浏览 1845人互动
此刻你想和大家分享什么
热门 最新
海康威视FPGA实习面经➕复盘➕内推
🔥内推码:内推码:MXA4QC(最新内推码,免筛选直通笔试)🔥内推链接:点击此处跳转海康威视内推通道(内推后可通过邮件/官网查询进度,简历优先处理)✨笔试内容编程题(C语言):链表操作、数组排序等(中等难度)。FPGA基础:时序逻辑和组合逻辑的区别?跨时钟域处理方法(FIFO、握手协议等)。Verilog实现4位计数器(手撕代码)。简答题:FPGA开发流程、亚稳态成因及解决措施。✨技术一面(重点考察项目+基础)自我介绍(突出FPGA相关项目经验)。项目深挖:详细说明某个FPGA项目的设计架构、遇到的时序问题及解决方法。如何优化资源利用率?是否做过功耗分析?专业问题:FIFO深度计算(给出读写频率,手算公式)。状态机设计:两段式和三段式的区别。时序约束中 create_clock 和 generate_clock 的区别。手撕代码:用Verilog实现序列检测器(检测1011)。反问环节:团队主要方向、实习期培养计划。✨技术二面(综合能力+场景题)简历补充提问:项目中是否使用过AXI协议?具体应用场景?对FPGA开发中仿真验证的理解(UVM/VCS等工具)。场景题:设计一个图像采集系统(涉及CameraLink接口和DDR缓存)。如何解决多时钟域下的数据同步问题?开放问题:如果项目进度延迟,你会如何协调?对海康业务(如安防、智能硬件)的了解?✨HR面实习时长、到岗时间确认。个人职业规划,是否愿意长期发展。团队合作中遇到冲突如何解决?期望薪资(实习薪资一般固定,可回答“按公司标准”)。✨面试体验 & 建议准备重点:熟记FPGA基础知识(时序分析、跨时钟域、常用IP核)。项目经历需清晰表述技术细节和优化思路。刷《Verilog数字系统设计教程》和《FPGA原理与结构》相关例题。避坑提示:避免对简历中不熟悉的技术栈过度夸大。手撕代码需注意代码规范(如非阻塞赋值、低功耗设计)。内推优势:进度快且可跟进内推人查询结果,建议尽早投递!最新内推码/岗位咨询:可评论区留言,祝大家offer多多! 💪#内推# #应届# #实习# #海康威视# #FPGA#
点赞 评论 收藏
分享
点赞 评论 收藏
分享
2024-11-07 13:23
已编辑
南京理工大学 FPGA工程师
求简历拷打(FPGA工程师)
大猪蹄子哥:😎看起来挺好的,就是缺点唬人的那种项目名称指标啥的。然后可以略微措一下辞……每个基于FPGA……我当然知道是基于FPGA,这类重复的描述有点多,如果我来看,可能看完前两个就累了(bushi),等正式批吧
投递华兴源创等公司9个岗位
点赞 评论 收藏
分享
牛客218930238号:蹄子哥你没试试投数字ic设计或验证的吗,其实面试的时候问的差不不了太多,而且不应该啊,我认识好几个你们学校的ic设计和验证的都能拿到好几个offer,他们项目经理甚至不如你的1/10,也没奖,全是靠网上的项目自学的,实习都没有,其中有个去年年初才开始学验证,学了半年照样拿了好几个offer
点赞 评论 收藏
分享
2023-09-25 17:28
门头沟学院 Java
求大佬帮忙看看简历,不知道走什么方向了
投票
24届秋招已经开了一段时间了,陆陆续续投了几十家,笔试寥寥无几,面试更是一个都没有,基本都是直接简历挂了。想请大佬们帮忙看看简历,我是211本 海外硕,电子专业,各个方向学的都很浅,都会一点但完全不够找工作的,几个项目都很分散,硬件嵌入式图像的都有,但感觉都太简单了,没有一个拿得出手的。自己也没有个喜欢的方向,秋招投的岗位很分散,软开硬件嵌入式甚至图像算法都投了,结果相当惨淡。看网上也是各种方向都在劝退,一个个都说自己很惨,看了很久也不知道什么方向比较好找工作,什么方向发展好。所以想请大佬们看看我这简历项目,更适合投什么方向,或者现在开始往哪个方向学能赶一下找工作的进度(我知道现在才从基础学已经来不及了,但还是想挣扎一下)。我java只学了javase还有一点数据库,LeetCode刷了一百多道题(不过是很久之前刷的了,现在恐怕忘了不少)。C,C++,嵌入式,硬件,Verilog都只有本科课程的基础。图像的话也没有深入研究过,而且没论文应该基本走不通,不过我项目应该更偏机器视觉(不是计算机视觉)一些,不知道能不能找到工作。真心求大佬们帮帮忙,看看我的简历应该修改哪些内容,以及我这个情况,到底应该走什么方向。#晒一晒我的offer##简历被挂麻了,求建议##我的求职思考##java##互联网##你已经投递多少份简历了##在找工作求抱抱##算法##嵌入式##ic##简历中的项目经历要怎么写##我的失利项目复盘##找工作中的意难平##写简历别走弯路##秋招##FPGA##简历##笔试##面试#
转码在路上:肯定嵌入式啊,然后不相关去掉,选JAVA的是什么逆天😅
点赞 评论 收藏
分享
2024-08-24 16:33
山东大学 FPGA工程师
理工雷科-FPGA面经分享
#通信硬件人笔面经互助##FPGA##理工雷科##秋招#2024-08-17 (智联海投)2024-08-18 (约面,8.23一面)🤪 背景本科双非/硕士985硕本人的经历是(研电赛技术赛国二+企业赛第二名、研数模赛国三(本科国一),均团队主战+队长,两项发明专利+一软著),无实习经历,4段项目经历偏FPGA数字信号处理+高速接口。🤔 面试感受一面技术HR面大概60+分钟(被反复拷打,都快拷打糊了,面试强度巨高,我都红温了,不过通过这次面试也学到了不少东西,增加一些新的思考)。总体而言,理工雷科面试感觉还是很有水平的,主要是项目拷打(问的巨细,挖的也很深),基本没刻意的去问八股,揉项目里了。首先自我介绍(大概三四分钟吧),介绍完了以后,我项目较多他让我找一个参与度高的介绍,如果他有问题会直接提出来还会和你和互动探讨,先介绍了告诉ad时钟芯片配置和ad芯片配置和204b接口,这块就象征性问了一下用的什么协议,我说spi然后问了我spi的八股(spi总线,极性相位之类的),对了,单独问了AXI-4协议的八股,后面是就是数字信号处理算法,围绕项目各种拷打,问的都是关于项目的,比如加窗函数选择,原因,如何加窗(fft之前的加窗)我回答了,他反问你有没有试过用其他的效果怎么样,我说试过,没这个好。后面就是8路并行fft算法FPGA实现,他对这方面好像很熟也很感兴趣,问我是不是用IP核设计的,我说不全是前10级运算是跑的IP核,后面3级蝶形运算自己设计的算法,他让我详细说一下,我就展开说了一下,然后他问我为什么要这么设计有什么好处,我就和他说能降低运算量,加快运算速度,他直接问能降低多少(沃日,我真没想过,我肯定不能说我没想过啊),我说很久之间算过忘记了,然后,他直接带着我现场算。沃日,大写的服。然后他还问了我每一级的旋转因子怎么算的,是fft的IP给的还是怎么的,我说MATLAB生成的,他问我怎么做的,我巴拉巴拉说了一堆(问的挺细致的,兄弟们一定要把自己项目吃透),再后面,说到降低数据量的算法,我是累加求平均做的,就一个加法器后面怼个fifo,他问我fifo接口怎么设计的(这个是我没想到的,问的太细了),如何实现平均我就跟他说都累加2的整数次幂然后移位,他说我有没有相关不是2的整数次幂该怎么设计(沃日,没想过,但我肯定不能说直接说啊!)我跟他说,项目时间太紧,暂时没考虑,然后他跟我说了一种想法,沃日,大写的服,这面试没白面试,面试真能学到东西。然后就是一些开放问题了,比如做项目遇到最大的困难、怎么解决的之类的,后面和他谈了薪资待遇,培养方案,他也介绍了他们的主要业务,然后吧啦吧啦聊了好久,进来了一个女hr(感觉是我们面试太久了,她进来看看),就再随便聊了几句就结束了。总体就这些,虽然这次面试压力很大,但真能学到东西啊,看后续吧,有面试机会就继续下去,整体来说感觉还是好的。
查看3道真题和解析
点赞 评论 收藏
分享
2024-09-19 19:04
已编辑
山东大学 FPGA工程师
诺瓦星云-FPGA(南京)提前批面经分享
#诺瓦星云求职进展汇总# #硬件# #FPGA秋招# #诺瓦星云提前批# #FPGA# #通信硬件人笔面经互助# 25届提前批-FPGA工程师(深圳)2024-07-05 (G,被刷)25届提前批-FPGA工程师(西安)2024-06-28 (8.6笔试,8.18约面,8.21一面)🤪 背景本科双非/硕士985硕本人的经历是(研电赛技术赛国二+企业赛第二名、研数模赛国三(本科国一),均团队主战+队长,两项发明专利+一软著),无实习,4段项目经历偏FPGA数字信号处理+高速接口。🤔 面试感受一面技术HR面大概40+分钟(中间老师在外面敲门有点慌,反问环节草草结束了)。总体而言,诺瓦星云面试感觉不错,主要是项目拷打,基本没刻意的去问八股,都揉在项目里问了。首先自我介绍(大概三四分钟吧),介绍完了以后,我项目较多他让我找一个参与度高的介绍(一定要讲的细一点,一定要注意细节),如果他有问题会直接提出来还会和你和互动探讨,比如你这个数据流是怎么走的,时钟域都有哪些,如何约束的,链路如何打通的,硬件如何测试的,软件如何测试的,软硬件又是如何联合调试的等等,所以一定要对自己的项目有全方位的深刻理解和认知。在介绍项目里问了几个八股,第一个跨时钟域处理的方式(经典CDC),跟他讲了单bit和多bit,第二个FPGA资源有哪些,第三个时钟约束(感觉面试官对这个看的挺重视的,追问我好几次,我只做了的简单时序约束,这块答的不好)。总体下来感觉八股都比较基础,感觉之前的面经里面也有,可能就是他们习惯问的问题吧。问完问题后门被哐哐敲响(奉劝兄弟姐妹们一定要找个安静不被打扰的环境),当时有点害怕只想赶紧结束,后面反问环节就随便问了问培养机制工作时间和环境,当时着急结束,忘记面试官咋回的了。总体就这些,感觉没什么压力,面试官很和蔼,看后续吧,有面试机会就继续下去,整体来说感觉还是好的。更新:8-22 10:30收到测评 要求24小时内完成更新:8-22 7点左右做完了测评只能说和以前做的测评都不一样,一定一定一定要先做例题试试题,不然会懵逼的,总的来说这测评很恶心,做的时候记得带计算器和算草纸。更新:8-23 下午2:47发短信和邮件约二面ps:本面经模版参考:@猪脚饭超好吃(感谢老板)
查看6道真题和解析
点赞 评论 收藏
分享
FPGA还是嵌入式?
强大的火龙果面试中:别选FPGA 了,FPGA 火了两年是因为芯片火,国产芯片行情不行了,骗补的企业该倒闭的都倒闭了,岗位不多了,今年我们这边招FPGA 开发限制双9
投递中兴通讯等公司9个岗位
点赞 评论 收藏
分享
2024-08-28 22:21
已编辑
山东大学 FPGA工程师
经纬恒润-FPGA面经分享
#通信硬件人笔面经互助##FPGA##经纬恒润求职进展汇总#2024-07-02  投递2024-08-15 (约面,8.19一面(HR小姐姐弄错岗位了,给我弄到硬件岗,从新约的8-26的FPGA面))🤪 背景本科双非/硕士985硕本人的经历是(研电赛技术赛国二+企业赛第二名、研数模赛国三(本科国一),均团队主战+队长,两项发明专利+一软著),无实习经历,4段项目经历偏FPGA数字信号处理+高速接口。🤔 面试感受一面技术HR面大概40+分钟(项目拷打,被反复拷打),我和面试官我两个腾讯会议的会议室错开了,我进来等他,他不在,我切出去看看咋回事,他进来找我我不在,他也切出去看看,反正就完美错过了,后来还是hr小姐姐给我俩,一起约进的会议(小尴尬)。总体而言,经纬很润的面试感觉还是很有水平的,面试小哥哥的水平很高,听声音应该也入职没多久(压力瞬间就没那大了),主要是项目拷打(问的挺细的),基本没刻意的去问八股,都是项目拷打,拷打了30+分钟。首先自我介绍(大概三四分钟吧),介绍完了以后,我项目较多就找一个我写的最详细的让我介绍,如果他有问题会直接提出来还会和你和互动探讨,先介绍了告诉ad时钟芯片配置和ad芯片配置和204b接口,他问了204b协议的一些问题,比如数据是如何串并转换的,对了,单独问了时序约束的八股(建议牛友们好好复习一下这块),后面是就是数字信号处理算法,围绕项目各种拷打,问的都是关于项目的,他比较关心8路并行fft算法FPGA实现,问我如何设计的,我跟他说了一下设计思路,然后他问我旋转因子是定点数吗,我说是,他后面又问了我关于数据截位的问题,什么时候截位,是每一级fft运算都数据截位吗,我说,fft后求完功率进行数据截位,不是每一级fft都截位,再后面,就是我讲项目,他后面问的少了一些,介绍完项目,他问我用过rfsoc(终于有人认识它了,太不容易了),我说对,我研电赛用rfsoc做的,然后介绍了一下比赛和rfsoc,在后面就是聊天反问了(内容和我前面的面经差不多就不过多赘述了,有兴趣的可以看我前面的面经)。总体就这些,他说三到五天出结果,看后续吧,有面试机会就继续下去,整体来说感觉还是好的。
查看6道真题和解析
点赞 评论 收藏
分享
玩命加载中
牛客网
牛客企业服务